由网友 行走的BUG永动机 提供的答案：
verilog编写的代码是可以生成具体的电路的,当然,要是可综合的部分
举几个例子
1、比较器
assign dout = sel ? a : b;
这段verilog代码对应的是一个比较器,电路图如下
2、触发器
always @ (posedge clk or negedge rstn) begin
if(!rstn)
q <= 1‘b0;
else
q <= a;
end
对应的电路图如下
还有更复杂的电路逻辑,这里就不在列举了
由网友 砇優Winyoo 提供的答案：
不能称之为软件,业界内将其称之为代码,区别于软件。这是因为, FPGA的VHDL和Verilog HDL 为硬件描述语言,经编译后对应的实际的电路,如连线（wire）、逻辑门（&,| ,）、寄存器（register）、乘法器（*）等等。编写的逻辑最后对应的是时序/组合逻辑电路,如
由网友 电子制作站 提供的答案：
不可以,因为Verilog或VHDL属于硬件描述语言,注意：是描述语言,而不是编程语言,它最后编译出来下载到FPGA后是真正的硬件电路,与编程语言完全不是一个概念,比如,一个简单的"加法"操作,软件执行过程中,CPU内部还要进行取指令-取寄存器数据-进行累加-保存数据等操作,而FPGA逻辑就是一个硬件加法器,就像74系列逻辑芯片一样,是一个可以看得到摸得到的硬件！
从设计文件的角度,我们也不能将Verilog或VHDL编写的逻辑称为软件,一般行业称之为"源代码"
部分文章源于互联网收集，不代表默子网络立场，版权归原作者所有，如若转载，请注明出处：https://www.html369.cn/34347.html
赞 (0)
项羽乌江自刎是大义之举吗?_项羽乌江自刎是哪一场战役
上一篇
2023-12-20 18:00
医院药品已经实行零差价,为什么老百姓还是去药店买药?_医院药品零差价,医院怎样养活医生
下一篇
2023-12-20 18:17